"本书的主要目的是为Verilog HDL学习者提供一本不仅可以轻松入门，还可以迅速掌握设计方法，并能锻炼善于思考、多角度解决设计问题能力的教材。 本书主要内容包括Verilog HDL基础知识、Verilog HDL逻辑设计知识要点、思维拓展案例、仿真与静态时序分析基础、综合案例5章。在介绍常用的Verilog HDL语法的基础上，重点介绍基于Verilog HDL的数字系统设计方法，包括组合逻辑电路和时序逻辑电路的设计要点、一题多解设计案例、仿真验证方法以及面向实际工程应用领域的综合案例。 本书可以作为高等学校电子信息、集成电路、通信工程等相关专业本科生和研究生的教材，也可以作为FPGA或数字集成电路设计工程师的参考书。 "

胡正伟,博士、讲师，主要从事FPGA教学和研发等工作。具有多年的FPGA开发经验，完成多个FPGA工程项目的开发设计，曾与华为技术有限公司合作开发基于FPGA的电力线测距系统。主编中国电力出版社“十三五”本科规划教材《电子设计自动化》。

前言 当前，Verilog HDL相关的教材已经很多，其中不乏很多经典教材。作者之所以仍要编写这本Verilog HDL教材，主要原因是这本教材的体系架构、设计案例的选择、设计方法学的凝练都具有鲜明的特色。 本书不是单纯地介绍语法，而是重点介绍灵活运用语法实现数字系统设计与优化的方法。本书共5章，分别介绍Verilog HDL基础知识、Verilog HDL逻辑设计知识要点、思维拓展案例、仿真与静态时序分析基础、综合案例。 第1章介绍Verilog HDL基础语法知识，通过本章内容的学习，读者可以形成对HDL语法及基本功能单元的HDL描述的初步认知，为后续知识点的学习奠定基础。 第2章介绍Verilog HDL逻辑设计知识要点，是对第1章内容的补充和总结，内容包括二进制数据问题、并发赋值语句的多驱动问题、逻辑综合、generate结构、组合逻辑设计要点和时序逻辑设计要点。组合逻辑电路设计给出三角度组合逻辑设计方法，时序逻辑给出时钟描述、复位方式、D触发器变形、D触发器扩展4个设计要点。 第3章给出6个一题多解案例，详细分析每种实现方案的原理和功能，培养读者正向设计代码的能力。此外，还可以引导读者从不同的角度思考问题，激发学习兴趣，并能分析对比不同方法的优缺点，选择最优的设计方案。 第4章介绍编写Testbench的方法和静态时序分析原理。通过本章内容的学习，读者可以熟练运用可综合元素实现逻辑设计，运用不可综合元素实现逻辑验证和行为建模，掌握静态时序分析的基础知识，为时序、面积等设计优化奠定基础。 第5章给出7个综合案例，包括数值计算、信号生成、数字混频、数...