第1章概论

1.1半导体集成电路技术的进展

1.1.1IC技术发展的回顾

1.1.265纳米制程IC技术

1.2计算机体系结构的进展

1.2.1冯·诺依曼机体系结构及其发展方向

1.2.2计算机体系结构的Flynn分类法

1.2.3并行计算机系统分类

1.2.4服务器、工作站和PC

1.3指令集体系结构的进展

1.3.1CISC体系结构特征

1.3.2RISC体系结构特征

1.3.3Intel x86处理器的进展

1.4总线技术的进展

1.4.1并行总线的进展

1.4.2总线串行化发展趋势

1.4.3奔腾PC总线体系

第2章内存与高速缓存

2.1高速缓存cache

2.1.1cache技术要点

2.1.2Pentium系列处理器cache配置

2.1.3MESI协议

2.2先进的内存芯片及模块

2.2.1增强型DRAM芯片及模块

2.2.2SDRAM、DDRSDRAM和RDRAM芯片及模块

2.2.3DDR2SDRAM芯片及模块

2.3串行内存总线的FBDIMM技术

2.3.1并行内存总线的限制

2.3.2FBDIMM技术特点

第3章奔腾系列处理器

3.1Pentium和Pentium Ⅱ/Ⅲ处理器

3.1.1Pentium的U、V指令流水线

3.1.2Pentium Ⅱ/Ⅲ的μop指令流水线

3.1.3处理器封装及接口

3.2Pentium 4处理器

3.2.1Pentium 4处理器型号和性能

3.2.2Pentium 4处理器核心的NetBurst架构

3.2.3超线程技术

3.3双核的Pentium D和Pentium XE处理器

3.3.1芯片级多处理器

3.3.2Pentium D系列及其至尊版

第4章主板芯片组

4.1芯片组技术

4.1.1芯片组基本概念

4.1.2显卡的AGP或PCI Express x16接口总线

4.1.3ICHR所支持的RAID类型

4.2Intel主流芯片组

4.2.1前期的i845系列芯片组

4.2.2支持800MHz FSB的i875P/i865系列芯片组

4.2.3支持LGA 775封装的i925X/i915系列芯片组

第5章主I/O总线PCI(X)和PCI Express

5.1并行的PCI总线

5.1.1PCI总线结构特征

5.1.2PCI总线信号和周期

5.1.3PCI总线仲裁

5.1.4PCI中断处理和错误处理

5.2并行的PCIX总线

5.2.1PCIX总线结构特征

5.2.2PCI和PCIX总线的限制

5.3串行的PCI Express总线

5.3.1PCI Express 总线结构特征

5.3.2PCI Express 总线的拓扑结构

5.3.3PCI Express 设备的层次结构

第6章I/O接口总线ATA和SCSI

6.1并行ATA总线

6.1.1并行ATA接口标准

6.1.2LBA与硬盘容量限制问题

6.1.3ATA线缆与主从驱动器

6.2串行ATA总线

6.2.1串行ATA接口规范

6.2.2主机控制器接口规范

6.3并行SCSI总线

6.3.1SCSI标准

6.3.2SCSI总线信号和阶段

6.3.3SCSI与ATA比较

第7章I/O接口总线USB和IEEE 1394

7.1前期PC串、并接口和Super I/O芯片

7.1.1PC传统的串、并口

7.1.2Super I/O芯片和LPC总线

7.2USB串行总线

7.2.1USB系统拓扑结构

7.2.2USB总线主要特征

7.2.3USB总线的包传输

7.3IEEE 1394串行总线

7.3.1IEEE 1394系统拓扑结构

7.3.2IEEE 1394总线主要特征

7.3.3IEEE 1394协议集和包传输

第8章新一代64位处理器

8.1IA64体系结构

8.1.1IA64基本概念

8.1.2IA64通常组织

8.1.3IA64指令格式

8.2EPIC技术

8.2.1断定式执行

8.2.2推测装入

8.2.3高级装入

8.3Itanium处理器

8.3.1Itanium处理器结构

8.3.2Itanium的硬、软件协合

8.4x8664体系结构及EM64技术

8.4.1AMD的x8664体系结构

8.4.2Intel的EM64技术

8.5Intel下一代处理器架构

8.5.1Pentium M处理器性能启示

8.5.2PARROT结构

8.5.3下一代处理器的Merom架构